อภิเชษฐ์ logic gate 1 Flipbook PDF

อภิเชษฐ์ logic gate 1

---

187 Views
183 Downloads
FLIP PDF 869.85KB

DOWNLOAD FLIP

REPORT DMCA

Logic Gate

23 ธัน วาคม

จัดทำโดย -----------นำยอภิเชษฐ ์ กรดเสือ

1

ลอจิกเกต Logic gate

่ ดของวงจรดิจต วงจรเกตเป็ นวงจรขนาดเล็กทีสุ ิ อลและคอมพิวเตอร ์วงจรเกต ้ พืนฐานมี อยู่ 3 ชนิด คือ

AND Gate, OR Gate และ NOT Gate

้ เกตประเภท AND, OR และ NOT นั้นจะเป็ นเกตพืนฐานส าหรับการพัฒนา ่ ๆ และเกตต่าง ๆ สามารถเขียนให้อยู่ในรูปของ NAND เกตได ้ดังภาพที่ เกตตัวอืน ่ 3.2 จะเป็ นการแสดงความสัมพันธ ์การเปลียนรู ปร่าง ระหว่างเกตชนิดต่าง ๆ

AND GATE

NAND GATE

NOR GATE

OR GATE

2

่ ่ O/P หมายความว่า เอาต ์พุตจะได ้รับการเปลียนแปลง เช่น จะเปลียน ่ AND เกตไปเป็ น NAND เกตก็ให้ใส่ NOT ทีเอาต ์พุตของ AND เกต ทานอง ่ NAND เกตมาเป็ น AND เกตก็ให้ใส่ NOT ทีเอาต ่ เดียวกันหากจะเปลียน ์พุต ่ ่ นพุต ของ NAND เกตเช่นกัน นอกจากนั้น I/P จะหมายถึงมีการเปลียนแปลงที อิ ่ ยนว่า “both” ก็คอ ่ ่ และอักษรกากับลูกศรทีเขี ื การเปลียนแปลงที ให้ใส่ NOT ทัง้ จากภาพ

อินพุตและเอาต ์พุตของลอจิกนั้น ๆ

้ จากการประยุกต ์ใช ้วงจรเกตพืนฐาน ท าให้สามารถสร ้างเป็ นเกตใหม่ขนได ึ้ ้หลาย ชนิดและใช ้ในงานที่ ซับซ ้อนได ้เช่น NAND Gate, NOR Gate, Exclusive

OR Gate, Exclusive NOR Gate และ buffer Gate เป็ นต ้น

3

AND GATE ้ ถ ้ากาหนดให้ A และ B แทนตัวแปรอินพุตทังสอง ถ ้าตัวแปร A มา กระทาแบบ AND กับตัวแปร B ได ้ผลลัพธ ์ เป็ น X ทาให้เขียนสมการ ลอจิก (ทางด ้านเอาต ์พุต x) ได ้ดังนี ้

X = A*B การคูณ

่ จารณาจากตารางความจริง จะเห็นว่าการคูณแบบ AND เมือพิ ่ เหมือนกับการคูณทางพีชคณิ ตธรรมดา เมือใดก็ ตามที่ A และ B เป็ น 0 จะ ได ้ผลคูณเป็ น 0 แต่ถ ้า A และ B เป็ น 1 จะได ้ผลคูณเป็ น 1 ดังนั้นจาก ้ จะได ้ผล เหตุผลดังกล่าว เราสามารถสรุปได ้ว่า การกระทาแบบ AND นัน ่ อินพุตทังหมดจะต ้ ่ื คูณ เป็ น 1 ก็ต่อเมือ ้องเป็ น 1 สาหรับการณี อนๆ นอกจากนี ้ จะได ้ผลลัพธ ์เป็ น 0 จากสมการ X = A*B อ่านว่า "X" เท่ากับ A AND B สาหรับ ่ เครืองหมายคู ณนั้น เราสามารถเขียนใหม่ให้เหมือนพีชคณิ ตธรรมดาจะได ้ X = AB เนื่องจากว่าการกระทาแบบแอนเหมือนกับการคูณทางพีชคณิ ต ่ นพุตควบคุม (ก็คอื อินพุต B) เป็ น ธรรมดานั่นเอง ถ ้าเราจะให้ระดับลอจิกทีอิ ้ ยกว่า Inhibit 0 จะทาให้เอาต ์พุต เป็ น 0 สภาวะการทางานในลักษณะนี เรี

Condition แต่ถ ้าเราให้อนิ พุตควบคุม (B) เป็ น 1 ก็สามารถทาให้ ่ A ออกไปทีเอาต ่ รูปคลืน ์พุตได ้ เราเรียกลักษณะการทางานนนี ว่้ า Enable Condition 4

ตำงรำงควำมจริง AND GATE

A

B

X=A*B

0

0

0

0

1

0

1

0

0

1

1

1

Timing Diagram of and gate

5

OR GATE ้ กาหนดให้ A และ B แทนตัวแปรอินพุตทังสอง ถ ้าตัวแปร A มากระทา แบบ OR กัน กับตัวแปร B ได ้ผลลัพธ ์เป็ น X ทาให้สามารถเขียน สมการ ลอจิก (ทางเอาต ์พุต) ได ้ดังนี ้

X = A+B การบวก

จากตารางความจริง จะเห็นว่าเหมือนกับการบวกเลขธรรมดา เช่น ่ A = B = 1 จะได ้ผลบวกเป็ น 0+0=0, 0+1=1, 1+0=1, ยกเว ้นในกรณี เมือ 1+1=1 (ไม่ใช่เป็ น 2 เหมือนกับการบวกเลขแบบธรรมดา) ดังนั้นเราสามารถ ่ ่ ตัวแปร สรุปได ้ว่าการบวกแบบ OR จะให้ผลลัพธ ์ ทีเอาต ์พุตเป็ น 1 ก็ตอ ่ เมือ ่ นพุตเป็ น 1 และจะให้ผลลัพธ ์ทีเอาต ่ ่ ว ใดตัวแปรหนึ่งทีอิ ์พุตเป็ น 0 ก็ต่อเมือตั ่ นพุตทังหมด ้ แปรทีอิ เป็ น 0 เท่านั้น ่ ส ่ าคัญก็คอ จากสมการลอจิก X=A+B อ่านว่า "X" เท่ากับ A OR B สิงที ื ่ เครืองหมาย + หมายถึงการบวกแบบ OR ไม่ใช่การบวกเลขแบบธรรมดา

6

ตำรำงควำมจริง OR GATE

A

B

X=A+B

0

0

0

0

1

1

1

0

1

1

1

1

Timing Diagram of or gate

7

NAND GATE ่ 2 อินพุตซึงการกระท ่ สัญลักษณ์ของ NAND Gate ทีมี าของ NAND ้ Gate จะมีค่าเท่ากับการนา AND Gate มาต่อร่วมกันกับ NOT Gate ดังนัน จึงเขียนสมการลอจิกสาหรับเอาต ์พุตของ NAND Gate ได ้ดังนี ้

X = A*B การคูณแล ้วนามาทาตรงข้าม

จากสมการลอจิกของ NAND Gate จะเห็นว่ามีการกระทาแรกเป็ นการ กระทา AND ของอินพุต และการกระทา NOT บนผลคูณแบบ AND เป็ น ่ การกระทาทีสองสั ญลักษณ์ของ NAND Gate จะใช ้สัญลักษณ์ของ AND ่ ้ Gate ร่วมกับวงกลมเล็กทีปลายเอาต ์พุต วงกลมเล็กนี แสดงการกระท า NOT (การกลับค่า)ตารางความจริงของ NAND Gate เอาต ์พุตของเกต NAND ในแต่ละกรณี จะมีค่าตรงข ้ามกับเอาต ์พุตของเกต AND กล่าวคือ เอาต ์พุต ่ นพุตทังหมดมี ้ ของ AND เป็ น High ก็ต่อเมืออิ ค่าเป็ น High แต่เกต NAND ่ นพุตทังหมดมี ้ มีเอาต ์พุตเป็ น LOW เมืออิ ค่าเป็ น High

8

ตำงรำงควำมจริง NAND GATE

A

B

X=A*B

0

0

1

0

1

1

1

0

1

1

1

0

Timing Diagram of nand gate

9

NOR GATE ่ 2 อินพุต ซึงการกระท ่ สัญลักษณ์ของ NOR Gate ทีมี าของ NOR Gate จะมีค่าเท่ากับการนา OR Gate มาต่อร่วมกันกับ NOT Gate ดังนั้นจึง เขียนสมการสาหรับเอาต ์พุตของ NOR Gate ได ้ดังนี ้

X = A+B การบวกแล ้วนามาทาตรงข้าม

จากสมการลอจิกจะเห็นว่า NOR Gate มีการกระทาแรกเป็ นการ กระทา OR ของอินพุตและการกระทา NOT บนผลบวกแบบ OR เป็ นการ ่ กระทาทีสองส าหรับสัญลักษณ์ของ NOR Gate จะจาง่าย เพราะจะใช ้ ่ สัญลักษณ์ของ OR Gate ร่วมกับวงกลมเล็กทีปลายเอาต ์พุต วงกลมเล็กนี ้ แสดงการกระทา NOT (การกลับค่า)จากตารางความจริงของ NOR Gate จะ เห็นว่าเอาต ์พุตของเกต NOR ในแต่ละกรณี จะมีค่ากลับกันกับเอาต ์พุตของ ่ นพุตใดๆ มี เกต OR กล่าวคือ เอาต ์พุตของเกต OR จะมีค่า High ก็ต่อเมืออิ ่ นพุตใดๆ เป็ น High ค่า High แต่เกต NOR มีเอาต ์พุตเป็ น Low เมืออิ

10

ตำงรำงควำมจริง NOR GATE

A

B

X=A+B

0

0

1

0

1

0

1

0

0

1

1

0

Timing diagram of nor gate

11

EXCLUSIVE OR GATE ่ Output เป็ น Logical 1 ก็ Exclusive OR Gate คือ Gate ทีให้ ่ Input มี Logical ต่างกัน และจะให้ Output เป็ น Logical 0 ก็ ต่อเมือ ่ Input มี Logical เหมือนกัน เราสามารถเขียนสมการลอจิกสาหรับ ต่อเมือ เอาต ์พุต ตารางความจริง (Trute table) และสัญลักษณ์ของ Exclusive OR Gate ได ้ดังนี ้

X=A+B

ตำงรำงควำมจริง EXCLUSIVE OR GATE

A

B

X=A

0

0

1

0

1

0

1

0

0

1

1

0

12

B

Timing diagram of EXCLUSIVE OR GATE

13

Exclusive NOR Gate ้ บข ้อมูล (Input) ตังแต่ ้ สองตัวขึนไป ้ เกตชนิ ดนี จะรั และให้ผลลัพธ ์ ่ (Output) หนึ่งตัว หลักการทางานของเกตนี ้ คือ Output จะเป็ น 1 เมือ ่ Input ต่างกัน Input เหมือนกันทุกตัว และ Output จะเป็ น 0 เมือ สัญลักษณ์ทใช ี่ ้แทน XNOR Gate คือ

X=A+B

ตำงรำงควำมจริง EXCLUSIVE NOR GATE

A

B

X=A

0

0

1

0

1

0

1

0

0

1

1

0

14

B

Timing diagram of EXCLUSIVE NOR GATE

15

BUFFER GATE บัฟเฟอร ์ให้ค่าระดับสัญญาณทางดา้ นเอาต ์พุต เหมือนระดับ สัญญาณ ่ ทางด ้านอินพุต หน้าทีของบั ฟเฟอร ์สามารถนาไปเป็ นตัวขับค่าระดับสัญญาณ ่ น้ และสามารถนาไปช่วยแก ้ปัญหา ทีเกิ ่ ดจากการหน่ วง ให้มค ี วามแรงยิงขึ สัญญาณ (Propagation Delay Time) สมการหรือฟังก ์ชันของบัฟเฟอร ์คือ

F=A

ตำรำงควำมจริง BUFFER GATE

A

B

F=A

0

0

0

1

1

1

16

Timing diagram of buffer gate

0

0

0

0

1

1

17

1

1

NOT GATE [Invertor] ่ วกระทา ตัวกระทา NOT ไม่เหมือนตัวกระทา OR และ AND ตรงทีตั NOT ใช ้กับตัวแปรอินพุตเดียว เช่น ถ ้าให้ A แทนตัวแปรทีป้่ อนอินพุต ของ ตัวกระทา NOT และได ้ผลลัพธ ์เป็ น X ทาให้เขียนสมการลอจิก (ทางเอาต ์พุต X) ได ้ดังนี ้

X=A

จากตารางความจริง จะเห็นไดว้ ่าลอจิกทางเอาตะพุต ของ X = จะมีค่า ตรงข ้ามกับขอจิกทางอินพุตของ A เช่น ถ ้า A = 0, X = เพราะ NOT 0 คือ 1 ถ ้า A = 1, X = เพราะ NOT 1 คือ 0 สัญลักษณ์ของตัวกระทา NOT (NOT Gate) หรืออินเวอร ์เตอร ์ (Inverter) ่ ซึงจะมี อน ิ พุตเพียงอันเดียว และค่าระดับลอจิกทางเอาต ์ พุตจะตรงกันข ้ามกับ ค่าระดับลอจิกทางด ้านอินพุตเสมอ

18

ตำงรำงควำมจริง NOT GATE [Invertor]

A

B

X=A

0

0

1

0

1

0

Timing diagram of not gate

19

ตระกูล Logic Gate ่ อาร ์ทีแอล (RTL : Resistor – Transistor Logic) ่ โครงสร ้างภายในประกอบด ้วย ความ เป็ นไอซีตระกูลแรกๆทีมี ต ้านทาน และทรานซิสเตอร ์ ข ้อเสียของ ้ อไม่สามารถขับโหลดทีต ่ ้องการกระแสสูงๆได ้ และ วงจรไอซีชนิ ดนี คื ความเร็วในการสวิทซ ์ ON – OFF ช ้า ่ ใช ่ ้ประมาณ 4-56 MHz ความถีที

20

ดีทแี อล (DTL: Diode – Transistor Logic) ่ี เป็ นไอซีทประกอบด ้วยไดโอดและทรานซิสเตอร ์เป็ นหลัก วงจรนี ้ สามารถขับโหลดได ้มากกว่าตระกูลที่ 8.1 และความเร็วเร็วกว่าตระกูล RTL

21

ทีทแี อล (TTL: Transistor – Transistor Logic) ่ี ทีทแี อล (TTL) เป็ นไอซีทโครงสร ้างภายในจะเป็ นวงจรรวมโดย ผลิตมาจากทรานซิสเตอร ์ผลิตออกมาครง้ั แรกในปี ค.ศ. 1965 โดย ่ ๆ ผลิตขึนตาม ้ บริษท ั Texas Instrument และต่อมาได ้มีบริษท ั อืน และจึงมีความ จาเป็ นต ้องมีมาตรฐานแบบเดียวกันคือสามารถใช ้ ทดแทนกันไดไ้ อซี TTL จะมี code โดยใช ้ตัวเลข 4-5 หลักแต่ 2 หลักแรกจะนาด ้วย 74 และ 2 หลักต่อไปจะบอกถึงฟังก ์ชันการท างาน ถ ้าเป็ นชนิ ดมาตรฐานจะเขียนย่อว่า SN 54 หรือ SN 74 (โดยที่ SN ่ ณหภูม-ิ 55 องศาซี ถึง 125 องศาซี และ SN 54 สามารถทางานได ้ทีอุ ่ ณหภูมิ 0 องศาซี ถึง 70 องศาซี) และ 74 54 สามารถท างานได ้ทีอุ ถ ้าเป็ นชนิ ดความเร็วสูงจะเขียนย่อว่า SN 54H หรือ SN 74H

22

อีซแี อล (ECL : Emitter – Coupled Logic) ่ี ้องการความเร็วเพิมมากขึ ่ ้ งนั้นจึงท าการต่อวงจร เป็ นไอซีทต นดั โดยใช ้ขา Emitter ร่วม และ โลจิก “0” = -1.7 ่ื V โลจิก “1” = -0.8V ข ้อเสียคือต่อกับไอซีอนยาก

23

ซีมอส (CMOS : Complementary Metal Oxide Semiconductor) ้ ใช ้กาลังไฟน้อย ใช ้ไฟเลียงได ้สูง สัญญาณรบกวนจะสอดแทรก การทางานได ้ยาก ให้ความหนาแน่ นของวงจรไอซีต่อชิพ สูง แต่ ่ี อม เนื่ องจาก CMOS เป็ นอุปกรณ์ทมี ิ พีแดนซ ์สูงมาก ดังนั้นประจุ ่ ค่ามาก ๆ อาจทาให้ส่วน ของฉนวนทีเกทเกิ ่ ไฟฟ้ าสถิตย ์ทีมี ดการ เสียหายได ้ ในการใช ้งานจึงต ้องระมัดระวังในการจับต ้อง CMOS ปกติ ้ บ้ นแผ่นสารตัวน าเพือกั ่ นไม่ให้มก เราจะต ้องเก็บ ไอซีประเภทนี ไว ี าร ่ี สะสมประจุทขาของไอซี ข ้อเสียอีกประการหนึ่ งของไอซี CMOS คือจะ ่ นใช ้งานกันจะมี มีการท างานค่อนข ้างช ้า ไอซีพวก CMOS ทีเห็ ่ เบอร ์ทีเป็ ่ นตัวเลขทีฃ ่ ขึนต ้ ้นด ้วย 4000 หรือ 14000 ซึง่ ตระกูลทีมี ้ สามารถใช ้แทนเกทต่าง ๆ เช่นเดียวกับไอซี TTL นอกจากนี ในการใช ้ งานไอซ

24

วิธอ ี ำ ่ นคุณลักษณะของ IC

25